微學分學習系統

開課時間

115-01-12 09:10
115-01-14 16:00

報名時間

114-12-15 08:00
114-12-26 12:00

授課地點

工程館E613

報名人數/人數上限

0 / 12

教師姓名

王三輔

聯絡人

王三輔教授 (分機7315)

開課單位

電子工程系

積體電路佈局實務課程

【課程簡介】

■■報名的學生，請加入課程line群；以利開課成功後，師生有一個窗口，可互相聯繫：https://line.me/R/ti/g/2BLWQnjkCM

整體課程內容重點說明介紹：
本系預計於114學年寒假期間開設5天之培訓課程，讓學生可以學到基礎的佈局技巧。此課程將由電子系王三輔老師、台灣半導體研究中心林貝儒研究員和業界師資共同授課。
目標：訓練學生電路佈局軟體操作和基礎電路佈局實作。

本課程分為三天，共18小時，課程規劃內容如下說明。
第一天115/1/12 (一)（計6小時9:10-16:00）
　　■ 基礎半導體概論
　　■ IC Layout 工具操作(實作課程)
第二天115/1/13 (二)（計6小時9:10-16:00）
　　■數位邏輯概論
　　■數位電路 Layout (實作課程)
第三天115/1/14 (三)（計6小時9:10-16:00）
　　■VLSI 設計概論 (實作課程)
　　■SPICE / Netlist Layout 實作 (實作課程)

本課程部分時數聘請國家晶片中心林貝儒研究員共同授課，課程內容依照進度做適當調整。(課後安排學生實務練習，115/1/15、115/1/16延長課程由學生自由參加。)

細部時段課程進度規劃
編號	日期	課程內容	授課時數
1	115/1/12 (一) 9:10~12:00	1.CMOS 製程原理與佈局關聯性 2.元件結構與剖面圖 3.EMI 現象解決方法 4.天線效應 5.電致遷移效應	3 Hr	授課
2	115/1/12 (一) 13:10~16:00	Cadence / Virtuoso 環境熟悉、基本操作手動繪製 NMOS / PMOS 元件	3 Hr	實作活動
3	115/1/13 (二) 9:10~12:00	1.邏輯閘(Logic Gates) 2. Boolean Algebra 3.Combinational Logic 4.Sequential Elements and Circuits	3 Hr	授課
4	115/1/13 (二) 13:10~16:00	數位電路 Layout NAND / NOR / INV/AND/OR 邏輯閘電路佈局上機實作	3 Hr	實作活動
5	115/1/14 (三) 9:10~12:00	VLSI 設計概論 1.Introduction to VLSI Circuits and Systems 2.CMOS Design Methods 3.IC Design flow 4.Crosstalk and Noise 5.HSPICE	3 Hr	實作活動
6	115/1/14 (三) 13:10~16:00	Netlist & Layout SPICE / Netlist Layout 實作	3 Hr	實作活動

※微學分課程必須全程參與，經由開課老師評核後，才得以取得該門課程學分數。

我要報名